

(19) 日本国特許庁 (J P)

(12) 特 許 公 報 (B 2)

(11) 特許番号

特許第3070373号

(P3070373)

(45) 発行日 平成12年7月31日(2000.7.31)

(20) 登録日 平成12年5月28日(2000.5.28)

(51) Int.Cl.<sup>7</sup>

識別記号

F I

H 0 3 K 19/0185

H 0 3 K 19/00

1 0 1 E

請求項の数1(全 4 頁)

(21) 出願番号 特願平5-332593

(22) 出願日 平成5年12月27日(1993.12.27)

(65) 公開番号 特開平7-193488

(43) 公開日 平成7年7月28日(1995.7.28)

審査請求日 平成10年1月6日(1998.1.6)

(73) 特許権者 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 山本 裕雄

大阪府門真市大字門真1006番地 松下電  
器産業株式会社内

(72) 発明者 大谷 一弘

大阪府門真市大字門真1006番地 松下電  
器産業株式会社内

(74) 代理人 100097445

弁理士 岩橋 文雄 (外2名)

審査官 萩原 義則

(58) 調査した分野(Int.Cl.<sup>7</sup>, D B名)

H03K 19/0185

(54) 【発明の名称】 レベルシフト回路

(57) 【特許請求の範囲】

【請求項1】 高電源電圧をソースに接続した二つのPチャンネルMOSトランジスタを含み、低電源電圧動作回路の出力信号を第一のNチャンネルMOSトランジスタのゲートに接続し、前記第一のNチャンネルMOSトランジスタのドレインを第一のPチャンネルMOSトランジスタのゲートと第二のPチャンネルMOSトランジスタのドレインに接続し、また低電源電圧動作回路の出力信号の逆位相の信号を第二のNチャンネルMOSトランジスタのゲートに接続し、前記第二のNチャンネルMOSトランジスタのドレインを第一のPチャンネルMOSトランジスタのゲートと第二のPチャンネルMOSトランジスタのドレインに接続した構成に加え、第三、第四のNチャンネルMOSトランジスタのドレインを高電源電圧源に接続し、前記第三のNチャンネルMOSトラン

ジスタのゲートを第一のNチャンネルMOSトランジスタのゲートと接続し、第三のNチャンネルMOSトランジスタのソースを第一のPチャンネルMOSトランジスタのドレインと第二のPチャンネルMOSトランジスタのゲートに接続し、第四のNチャンネルMOSトランジスタのゲートを第二のNチャンネルMOSトランジスタのゲートに接続し、第四のNチャンネルMOSトランジスタのソースを第一のPチャンネルMOSトランジスタのゲートと第二のPチャンネルMOSトランジスタのドレインと高電源電圧動作インバータの入力に接続し、高電源電圧動作インバータの出力を高電源電圧動作回路への出力としたレベルシフト回路。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、電源電圧の異なる回路

を接続する際に必須となるレベルシフト回路に関するものである。

【0002】

【従来の技術】従来のレベルシフト回路について説明する。

【0003】図2は従来のレベルシフト回路であり、

1、2は低電源電圧動作インバータ、3は高電源電圧動作インバータ、4は高電源電圧源、5、6はNチャンネル（以下Nchという）MOSトランジスタ、7、8はPチャンネル（以下Pchという）MOSトランジスタ、9は低電源電圧動作回路からの入力信号端子、10は高電源電圧動作回路への出力端子、11はNchMOSトランジスタ5のドレインとPchMOSトランジスタ7のドレインが接続されたノード、12はNchMOSトランジスタ6のドレインとPchMOSトランジスタ8のドレインが接続されたノードである。

【0004】以上のように構成されたレベルシフト回路について、以下その動作について説明する。

【0005】低電源電圧動作回路からの入力信号端子9より低レベルから高レベルに変化する信号が入力したとき、低電源電圧動作インバータ1の出力信号は高レベルから低レベルへと変化する。そのとき、NchMOSトランジスタ6は、徐々にオン抵抗が上昇し、NchMOSトランジスタ6のソース・ドレイン間の電圧が上昇する。ほぼ同時に、低電源電圧動作インバータ2からの出力信号は低レベルから高レベルに変化し、NchMOSトランジスタ5が導通して徐々にオン抵抗が低くなり、NchMOSトランジスタ5のソース・ドレイン間電圧が低下する。

【0006】以上のようなNchMOSトランジスタ5、6の動作により、PchMOSトランジスタ8のゲート電圧が低下し、PchMOSトランジスタ8のドレイン電圧が上昇する。これによりPchMOSトランジスタ7のゲート電圧が上昇し、最終的に低電源電圧動作回路からの入力信号端子9の信号が高レベルになると、NchMOSトランジスタ5が完全に導通し、ノード11の電圧は0Vとなる。NchMOSトランジスタ6が完全に非導通状態となって、ノード12の電圧が高電源電圧源4と等しくなる。そのとき、PchMOSトランジスタ7が非導通となり、PchMOSトランジスタ8が導通して、高電源電圧動作インバータ3により、高電源電圧動作回路への出力端子の電位が高電源電圧と等しくなる。

【0007】一方、低電源電圧動作回路からの入力信号端子9より、高レベルから低レベルに変化する信号が入力したとき、低電源電圧動作インバータ1の出力信号は低レベルから高レベルへと変化する。そのとき、NchMOSトランジスタ6は導通し、徐々にオン抵抗が低下することで、NchMOSトランジスタ6のソース・ドレイン間の電圧が低下する。ほぼ同時に低電源電圧動作

インバータ2からの出力信号が高レベルから低レベルに変化し、NchMOSトランジスタ5は徐々にオン抵抗が上昇して、NchMOSトランジスタ5のソース・ドレイン間電圧が上昇する。

【0008】以上のようなNchMOSトランジスタ5、6の動作により、PchMOSトランジスタ7のゲート電圧が低下して、PchMOSトランジスタ7のドレイン電圧が上昇する。これによりPchMOSトランジスタ8のゲート電圧が上昇する。最終的に低電源電圧動作回路からの入力信号端子9の信号が低レベルになると、NchMOSトランジスタ5が完全に非導通となって、ノード11の電圧が高電源電圧源4と等しくなる。また、NchMOSトランジスタ6が完全に導通し、ノード12の電圧が0Vになる。そのとき、PchMOSトランジスタ7は導通し、PchMOSトランジスタ8は非導通であり、高電源電圧動作インバータ3により高電源電圧動作回路への出力端子の電位は0Vとなる。

【0009】

【発明が解決しようとする課題】従来のレベルシフト回路により、低電源電圧動作回路からの出力信号を高電源電圧動作回路に入力することが可能となっていた。

【0010】しかしながら、上述の従来の構成では、たとえば入力信号端子9への入力信号が高レベルから低レベルへと変化したときに、NchMOSトランジスタ6がオンすることでPchMOSトランジスタ7が導通し、ノード11が低レベルから高レベルに変化するというように動作に2ステップ必要である。一方、入力信号端子9の入力信号が低レベルから高レベルへと変化する場合も同様にノード12が低レベルから高レベルへと変化するのに2ステップ必要であり、高速動作が難しかった。

【0011】本発明では、前記従来の問題点を解決するものでNchMOSトランジスタ6、7によりノード11またはノード12の電位を1ステップで変化させることが可能となることで低電源電圧動作回路から高電源電圧動作回路への信号レベルの変換を高速化したレベルシフト回路を提供することを目的とする。

【0012】

【課題を解決するための手段】この目的を達成するために本発明のレベルシフト回路は、ドレインに高電源電圧源を接続し、ゲートを低電源電圧動作インバータの出力に接続し、ソースを二つのPchMOSトランジスタのうち第一のPchMOSトランジスタのドレインと第二のPchMOSトランジスタのゲートと第二のNchMOSトランジスタのドレインに接続したNchMOSトランジスタと、ソースを第一のPchMOSトランジスタのゲートと第二のPchMOSトランジスタのドレインと第一のNchMOSトランジスタのドレインに接続したNchMOSトランジスタを前記の従来のレベルシフト回路に加えた回路構成となる。

【0013】

【作用】ドレインを高電源電圧源に接続したNchMOSTランジスタにより、PchMOSTランジスタが他方のPchMOSTランジスタがオンするのを待たずに直接オフし始めることが出来るためPchMOSTランジスタのドレイン電圧の引き下げが高速化され、これにより低電源電圧動作回路から高電源電圧動作回路への信号レベルの変換が高速となる。

【0014】

【実施例】以下本発明の実施例について、図面を参照しながら説明する。

【0015】図1は本発明の実施例におけるレベルシフト回路の構成図である。1、2は低電源電圧動作インバータ、3は高電源電圧動作インバータ、4は高電源電圧源、5、6、13、14はNchMOSTランジスタ、7、8はPchMOSTランジスタ、9は低電源電圧動作回路からの入力信号端子、10は高電源電圧動作回路への出力端子、11は、NchMOSTランジスタ5のドレインとPchMOSTランジスタ7が接続するノード、12はNchMOSTランジスタ6のドレインとPchMOSTランジスタ8のドレインが接続するノードである。

【0016】以上のように構成されたレベルシフト回路について以下その動作について説明する。

【0017】低電源電圧動作回路からの入力信号端子9より低レベルから高レベルに変化する信号が入力したとき、低電源電圧動作インバータ1の出力信号は、高レベルから低レベルへと変化する。そのとき、NchMOSTランジスタ6、14のオン抵抗が徐々に上昇し、NchMOSTランジスタ6、14のソース・ドレイン間電圧が上昇する。ほぼ同時に、低電源電圧動作インバータ2からの出力信号は低レベルから高レベルに変化し、NchMOSTランジスタ5、13が導通して徐々にそのオン抵抗が低くなり、NchMOSTランジスタ5、13のソース・ドレイン間電圧が低下する。NchMOSTランジスタ13がオンすることで、PchMOSTランジスタ7のゲート電位が中間電位まで上昇し、オン抵抗が大きくなる。これにより、NchMOSTランジスタ5によるノード11の電位の引き下げが生じる。同時に、ノード11の電位の低下によりPchMOSTランジスタ8のオン抵抗が減少し、ノード12は電位が上昇する。完全に低電源電圧動作回路からの入力信号端子が高レベルとなると、NchMOSTランジスタ5、13はオン、NchMOSTランジスタ6、14はオフ、PchMOSTランジスタ7はオフ、PchMOSTランジスタ8はオンとなって、高電源電圧動作回路出力端子10の電位が高電源電圧と等しくなって安定する。

【0018】一方、低電源電圧動作回路からの入力信号端子9より高レベルから低レベルに変化する信号が入力したとき、低電源電圧動作インバータ1の出力信号は低レベルから高レベルへと変化する。そのとき、NchMOSTランジスタ6、14のオン抵抗が徐々に低くなり、NchMOSTランジスタ6、14のソース・ドレイン間電圧が低下する。ほぼ同時に、低電源電圧動作インバータ2からの出力信号が高レベルから低レベルに変化し、NchMOSTランジスタ5、13は導通してそのオン抵抗が徐々に低くなり、NchMOSTランジスタ5、13のソース・ドレイン間電圧が上昇する。NchMOSTランジスタ14がオンすることで、PchMOSTランジスタ8のゲート電位が中間電位まで上昇し、そのオン抵抗が大きくなる。これにより、NchMOSTランジスタ6によるノード12の電位の引き下げが生じる。同時に、ノード12の電位の低下によりPchMOSTランジスタ7のオン抵抗が減少し、ノード11の電位が上昇する。完全に低電源電圧動作回路からの入力信号端子が低レベルとなると、NchMOSTランジスタ5、13はオフ、NchMOSTランジスタ6、14はオン、PchMOSTランジスタ7はオン、PchMOSTランジスタ8はオフとなって、高電源電圧動作回路出力端子10の電位が0Vで安定する。

【0019】

【発明の効果】本発明は、NchMOSTランジスタを設けることにより、前の状態を保持（オン）しているPchMOSTランジスタを早くオフさせる効果があるため、動作の遷移時間（真通電流が流れる時間）が短くなり、異電源動作回路をMOS型集積回路で1チップ化する際に必須となるレベルシフト回路を高速化、低消費電力化することができ、高速、高性能な電子回路・システムを提供できる。

【図面の簡単な説明】


【図1】本発明の一実施例におけるレベルシフト回路の構成を示す図

【図2】従来のレベルシフト回路の構成を示す図

【符号の説明】

- 1、2 低電源電圧動作インバータ
- 3 高電源電圧動作インバータ
- 4 高電源電圧源
- 5、6 NチャンネルMOSTランジスタ
- 7、8 PチャンネルMOSTランジスタ
- 9 入力信号端子（低電源電圧動作回路の入力信号端子）
- 10 高電源電圧動作回路への出力端子
- 11、12 ノード
- 13、14 NチャンネルMOSTランジスタ

【图 1】



**(圖 2)**

